TSMC تختبر إنتاج شرائح 2 نانومتر وتزيد التكلفة بنسبة 50% إلى 30 ألف دولار
كان قد تم استخدام معالج التطبيقات (AP) الذي يشغل أول هاتف آيفون في عام 2007، وكان يحتوي على ما يقرب من 70 مليون ترانزستور وتم إنتاجه باستخدام عقدة معالجة بدقة 65 نانومتر.
وعلى الرغم من أن هذه المواصفات كانت تعتبر متقدمة في ذلك الوقت، إلا أنه بعد 17 عامًا، نجد أن شريحة A18 Pro في iPhone 15 Pro و iPhone 15 Pro Max قد تم تصنيعها باستخدام عملية TSMC المتطورة من الجيل الثاني والتي تبلغ 3 نانومتر (N3E).
وعلى الرغم من أن أبل لم تكشف حتى الآن عن عدد الترانزستورات في هذه الشريحة الجديدة، إلا أنه من المتوقع أن تحتوي A18 Pro على أكثر من 19 مليار ترانزستور، وهي الكمية الموجودة في شريحة A17 Pro.
كان من المفترض في البداية أن تكون طرازات iPhone 17 Pro و iPhone 17 Pro Max لعام 2025 أول الهواتف الذكية التي تدعم شريحة مصنعة باستخدام عقدة 2 نانومتر.
ومع ذلك، أفاد المحلل Ming-Chi Kuo من TF International أن هذه الطرازات ستستمر باستخدام عقدة معالجة TSMC من الجيل الثالث بدقة 3 نانومتر.
والآن، من المتوقع أن تظهر أول شريحة بدقة 2 نانومتر مع iPhone 18 Pro وiPhone 18 Pro Max في عام 2026، حيث ستشغل مجموعة شرائح A20 Pro.
كانت TSMC تتقاضى من مصممي الشرائح 20 ألف دولار لكل شريحة سيليكون تُستخدم لإنتاج شرائح 3 نانومتر، والتي يمكن أن تنتج ما بين 300 إلى 400 شريحة.
ولكن مع عقدة 2 نانومتر، سترتفع تكلفة الشريحة بنسبة 50 بالمئة لتصل إلى 30 ألف دولار.
هذا يجعلها ضعف تكلفة الشريحة المستخدمة في إنتاج 4 نانومتر و 5 نانومتر، والتي تبلغ 15 ألف دولار.
وفي المقابل، كانت TSMC في عام 2014 تتقاضى فقط 3000 دولار لكل شريحة لإنتاج شرائح بحجم 28 نانومتر.
ويبدو ان الزيادة في التكلفة لها ما يبررها، حيث تتطلب عقدة 2 نانومتر إجراءات تصنيع أكثر تعقيدًا ودقة.
بالإضافة إلى ذلك، يشير تقرير من شركة الاستشارات IBS إلى أن بناء مصنع يمكنه إنتاج 50 ألف رقاقة شهريًا يتطلب استثمارًا قدره 28 مليار دولار.
تشمل التقنيات الجديدة التي ستعتمدها TSMC في عملية 2 نانومتر استخدام ترانزستورات البوابة الشاملة (GAA) بدلاً من FinFET.
ستعمل GAA على تحسين كفاءة التيار وتقليل تسربه، مما يؤدي إلى زيادة الأداء بنسبة 10 بالمئة إلى 15 بالمئة، وزيادة كثافة الترانزستور بنسبة 15 بالمئة، وانخفاض استهلاك الطاقة بنسبة تتراوح بين 25 بالمئة و 30 بالمئة.
كما سيتضمن تصميم الشريحة توصيل الطاقة من الجانب الخلفي (BPD)، مما يسمح بتقليل طول الوصلات وفقدان الطاقة، وتحسين كفاءة الطاقة بنسبة 15 بالمئة إلى 20 بالمئة.
من المقرر أن يبدأ الإنتاج الضخم لشرائح TSMC بتقنية 2 نانومتر في النصف الثاني من عام 2025.
وقد بدأت بالفعل تجارب الإنتاج لهذه الشرائح في مصنع باوشان في هسينشو، شمال تايوان.
تقنية
0 قراءة) 
